氏名	矢野 佑典
授与した学位	博士
専攻分野の名称	工 学
学位授与番号	博甲第 5971 号
学位授与の日付	平成31年 3月25日
学位授与の要件	自然科学研究科
	(学位規則第4条第1項該当)
学位論文の題目	A Study of Efficient Design and Evaluation Methodology of Electrical and Electronic Equipment for EMC and Hardware Security in IoT Era (IoT 時代の EMC およびハードウェアセキュリティのための電気電子機器の効率的な 設計および評価方法に関する研究)
論文審査委員	教授 豊田 啓孝 教授 平木 英治 教授 野上 保之
学位論文内容の要旨	

For efficient EMC and HWS design, performance prediction and optimal design methods are required to reduce the calculation cost in computer-aided engineering tools. For the prediction, it is important to construct high-speed analyzable models and to narrow down the analysis dimension and range. For the optimal design, it is important to derive a function having the elements as a variable with respect to a criterion representing a target performance, and calculate the set of elements that satisfy the target.

In Chapter 2, a noise-source equivalent circuit model and an identification method are proposed for efficient EMI estimation. This model can analyze noise characteristics quickly by narrowing down the analysis target to only noise. This modeling method can be expected that the workload is reduced because dedicated PCBs and advanced analysis are unnecessary in model identification. The model was applied to an induction heating cooker having a versatile power converter circuit. As a result, the conducted EMI could be estimated with an error within 6 dB.

In Chapter 3, an SCA resistance evaluation method based on the SNR of side-channel traces and an efficient side-channel trace simulation method using an electronic design automation (EDA) tool are examined. Firstly, this work experimentally verified that measured SNRs and correlation coefficients satisfy the analytical relationship. As a result, the SNRs and the correlation coefficients of the measured trace followed the analytical relational expression. Secondly, this work evaluated our simulation method. Since detailed design information such as propagation delay is not included in the dump file generated here, the calculation cost is reduced. As a result, the traces and CPA results were roughly agreed to measured ones, indicating that the amount of side-channel information contained in the estimated current was equivalent to that contained in the measured ones.

In Chapter 4, an optimal design method is proposed, and the method is applied to snubber circuits implemented in a synchronous buck converter. To determine optimum snubber parameters analytically and uniquely, a contour plot drawn by a formula for the Q factor as a function of the snubber parameters derived from a simplified equivalent circuit of the resonant loop is used. The effects of the snubbers optimized using this method were reproduced by SPICE simulation to validate the method from the perspective of resonance damping, overshoot and power loss. The results showed that the damping effects obtained with the optimized snubbers met the Q factor design targets. They also demonstrate that the parameters are optimum in terms of suppressing overshoot and power loss.

論文審査結果の要旨

電気・電子機器の動作周波数や消費電力の増加に伴い機器周辺の電磁環境が悪化し、機器のノイズ耐性を向 上させるEMC 設計がこれまで以上に重要となっている。他方で、不正アクセス、通信データの盗聴や改ざん など、セキュリティ攻撃のリスクが高まり、特に、IoT 製品はサイドチャネル攻撃のようなハードウェアセキュ リティに関する問題が懸念されている。IoT 時代の機器では、EMC設計だけでなく、ハードウェアセキュリ ティ設計も重要であり、効率的な設計が求められている。

本論文では、製品開発の効率化を図るため「製品の性能は試作および性能評価プロセスを経ることなく設計 プロセスで予測すること」、および、「試行錯誤なしに製品の設計を最適化すること」の2つの設計法の実現を 検討した。具体的には、1)伝導妨害を予測するノイズ源等価回路モデルおよびその構築法、2)サイドチャネ ル(SC)攻撃耐性の予測手法、3)スナバ回路の最適設計法を検討した。

まず1)では、ノイズ源等価回路モデルとモデル同定法を提案し、オシロスコープとプローブを用いた非常に 簡便な測定系にもかかわらず、実用上十分な精度と言える6 dB 以内の誤差で伝導妨害波を推定することがで きた。次に2)では、SCトレースの信号対雑音比に基づくSC攻撃耐性評価方法と、EDAツールを使用したSCト レースシミュレーション方法を検討し、前者はSC攻撃耐性評価に有効であり、後者はSC攻撃耐性評価に対し て非常に効率的であることを示した。最後に3)では、RLスナバ、および、RCスナバを同期降圧型コンバータに 適用した場合のスナバ回路の最適設計法を提案した。ここでは、簡略化した等価回路から与えられるQ値の式 を使って描かれたコンター図を利用することで、最適なスナバパラメータを解析的かつ一意に決定できること を明らかにした。

本研究の成果は、査読付き学術論文誌に筆頭著者として1編が掲載され、国際会議で6編が発表されている。 本研究で得られた成果は、IoT 時代における電気電子機器のEMC/ハードウェアセキュリティ設計手法の効率 化に大きく貢献できると期待される。以上より、本論文は博士(工学)の学位を授与されるに適格であると認 める。